3DFabric: основа для дорожной карты TSMC 2.5D и 3D Stacking

4
3DFabric: основа для дорожной карты TSMC 2.5D и 3D Stacking

Интерпозиционеры. EMIB. Foveros. Укладка “умирает в штамп”. ODI. AIB. ТСВ. У всех этих слов и сокращений есть одна важная особенность – все они участвуют в том, как два бита кремния физически соединяются друг с другом. На простом уровне можно соединить две микросхемы через печатную плату – это дешево, но не обеспечивает большой пропускной способности. Помимо этой простой реализации, существует множество способов соединения нескольких чиплетов вместе, и TSMC предлагает ряд таких технологий. Чтобы объединить все различные названия, которые он дает своим вариантам упаковки 2.5D и 3D, TSMC представила свой новый главный бренд: 3DFabric.

Как бренд 3DFabric имеет смысл связать дюжину или около того комбинаций упаковочных технологий, которые предлагает TSMC. Вообще говоря, 3DFabric разделен на два сегмента: с одной стороны находятся все «внешние» технологии стекирования чипов, такие как чип на пластине, а с другой стороны – «внутренние» технологии упаковки, такие как InFO ( Integrated Fan-Out) и CoWoS (Chip-On-Wafer-On-Substrate).

3DFabric: основа для дорожной карты TSMC 2.5D и 3D Stacking

Даже при таком расположении технологий TSMC по-прежнему вводится множество сокращений для пользователей, не знакомых с предложениями по упаковке. Некоторые из них также не всегда очевидны, например RDL или LSI, особенно для тех, которые используются для фирменных знаков Intel для используемых технологий упаковки. Надеюсь, мы сможем разобрать эти термины и сравнить их с предложениями других литейных предприятий.

TSMC-SoIC: стекирование чипов переднего плана

Технологии стекирования внешних чипов, такие как чип на пластине и пластина на пластине, все вместе известны как «SoIC» или система интегрированных чипов. Цель этих технологий состоит в том, чтобы наложить кусочки кремния друг на друга без использования «выпуклостей», которые мы видим на вариантах внутренней интеграции. Здесь конструкции SoIC буквально создают склеивающие интерфейсы, так что кремний может располагаться поверх кремния, как если бы с самого начала это был единый кусок кремния.

Это технически более сложная процедура, и преимущества часто заключаются в тепловых характеристиках:

3DFabric: основа для дорожной карты TSMC 2.5D и 3D Stacking

На этом слайде показано, что тепловое сопротивление соединения SoIC лицом к лицу на 35% ниже, чем у соединения с микровыступами, и по мере того, как мы движемся в будущее вычислений с несколькими упакованными чипами, управление этими интерфейсами для термиков становится все более актуальным. быть крутым. Обратной стороной этих технологий SoIC, однако, является то, что многослойная конструкция должна быть спроектирована совместно друг с другом – технологии микровыступов, такие как EMIB, выполнены таким образом, что технически ряд микросхем может быть соединен вместе. При использовании SoIC в виде чипа на пластине или пластины на пластине конструкции фиксируются с самого начала.

3DFabric: основа для дорожной карты TSMC 2.5D и 3D Stacking

Тем не менее, TSMC стремится продвигать свои возможности стекирования микросхем SoIC, демонстрируя 12-слойный стек как часть слайд-колоды. Вы можете прочитать об этом отдельно в нашей новостной статье.

Естественно, есть опасения по поводу соединения двух частей кремния без микровыступов, таких как плотность и надежность. TSMC заявляет, что они могут продемонстрировать надежный шаг склеивания 0,9 микрон в очень надежном формате. Если мы сравним это с лучшим укладыванием выступов, которое Intel имеет в своей дорожной карте, компания нацелена на 10 микронных шагов, что на порядок выше. В этом случае для микросхем, где это имеет смысл, SoIC предлагает лучшую плотность подключения и более низкую энергию на бит.

3DFabric: основа для дорожной карты TSMC 2.5D и 3D Stacking

TSMC планирует предложить варианты SoIC на своих технологических узлах N7, N5 и N3 с уменьшением шага TSV с 9 до 4,5 микрон за это время. TSMC ожидает регулярного выполнения этого графика выпуска, при этом варианты будут появляться примерно через 6-12 месяцев после того, как каждый соответствующий узел перейдет в массовое производство.

Расширенная упаковка TSMC Back-End

Конкуренция с EMIB и Foveros

Другой элемент в упаковке – это более простой конец спектра: соединение двух кремниевых кристаллов в одном корпусе. Обычно это делается с помощью двух кусков кремния, расположенных бок о бок, с различными способами соединения.

Тот, с которым знакомо большинство людей, – это метод вставки, при котором большой кусок кремния находится под всеми соединенными между собой кристаллами и действует как более быстрый метод маршрутизации, чем просто прокладка трассировок через корпус печатной платы.

3DFabric: основа для дорожной карты TSMC 2.5D и 3D Stacking


NEC SX-Aurora TSUBASA с 6 стеками HBM2

Другим методом является, в аналогичных терминах, технология интерпозера, однако преобразователь встроен в печатную плату и используется только для подключения одного конкретного кристалла к другому (это то, что Intel называет своим встроенным мостом межсоединений с несколькими кристаллами, или EMIB).

3DFabric: основа для дорожной карты TSMC 2.5D и 3D Stacking


Эквивалентное решение Intel EMIB

Третий – это прямая вертикальная укладка кристалла на кристалле, однако это отличается от упомянутых выше реализаций SoIC из-за использования микровыступов между двумя частями кремния, тогда как SoIC использует соединение. Фактически, все реализации в этой второй половине предложений TSMC основаны на микровыступах – это позволяет лучше смешивать и согласовывать сценарии между разными чипами после изготовления каждого чипа, однако не дает преимуществ плотности или мощности, которые SoIC предоставляет.

Вот почему это называется расширенной внутренней упаковкой – возьмем, например, графический процессор с поддержкой HBM.

У ряда графических процессоров с поддержкой HBM есть один кристалл графического процессора, несколько кристаллов HBM, и все они расположены поверх промежуточного устройства. GPU и HBM производятся разными компаниями (и могут использоваться даже разные HBM), в то время как кремниевый переходник также может быть изготовлен в другом месте. Этот кремниевый переходник может быть пассивным (не содержать логики, а только маршрутизацию «от кристалла к кристаллу»), либо он может быть активным и предназначен для лучшего сетевого взаимодействия между микросхемами, если это необходимо, хотя это означает, что промежуточный переходник будет потреблять энергию.

Стратегия TSMC-подобного промежуточного устройства исторически называлась CoWoS – чип-на-пластине-на-подложке. Как часть 3DFabric, CoWoS теперь имеет три варианта в зависимости от типа реализации.

3DFabric: основа для дорожной карты TSMC 2.5D и 3D Stacking

Стандартный, с которым все знакомы, называется CoWoS-S, где S означает Silicon Interposer. Ограничение CoWoS-S – это размер переходника, который часто строится по 65-нм производственному процессу или аналогичному. Поскольку промежуточный преобразователь представляет собой единый кремниевый элемент, он должен производиться аналогичным образом, и по мере того, как мы вступаем в эру чиплетов, клиенты просят все больше и больше промежуточных преобразователей, а это означает, что TSMC должна иметь возможность производить их (и давать высокий выход ). Традиционные чипы ограничены так называемым размером сетки, который является фундаментальным ограничением внутри машины относительно того, насколько большой она может «напечатать» слой за один раз. Чтобы позволить изделиям, чипы которых имеют размер прицельной сетки, TSMC разрабатывает технологию интерпозера с несколькими сетками, позволяя этим продуктам быть большими. Основываясь на собственных планах TSMC, мы ожидаем, что реализация CoWoS в 2023 году будет примерно в 4 раза больше, чем прицельная сетка, что позволит использовать более 3000+ мм2 активного логического кристалла на одно изделие. У нас есть новость, посвященная этой технологии, которую вы можете прочитать здесь.

3DFabric: основа для дорожной карты TSMC 2.5D и 3D Stacking

Поскольку CoWoS-S является популярной реализацией среди ASIC + HBM, TSMC также внедряет технологический трек под названием CoWoS-S STAR для стандартной архитектуры. Это позволит заказчикам работать в рамках определенных протоколов проектирования для стеков 2/4/6 HBM, минимизировать размер промежуточного устройства, но также ускорить вывод на рынок и повысить доходность.

3DFabric: основа для дорожной карты TSMC 2.5D и 3D Stacking

CoWoS-L – еще один вариант, использующий локальные кремниевые межсоединения и перераспределительный слой. Ключевое слово здесь – «местный», что означает, что он соединяет два кремниевых кристалла локально. Это будет подход TSMC к EMIB Intel. Хотя EMIB Intel уже используется для нескольких продуктов (Kaby-G, Stratix 10, Agilex FPGA), TSMC в настоящее время проходит только предварительную квалификацию. Кажется, что TSMC реализует CoWoS-L, помещая все межкомпонентные соединения моста в пакет одновременно, поэтому технология ограничена самыми дальними расстояниями от каждого межсоединения. Как показано на слайде ниже, TSMC планирует увеличить прицельную сетку в 3,0 раза для CoWoS-L во втором квартале 2021 года.

3DFabric: основа для дорожной карты TSMC 2.5D и 3D Stacking

Упаковка InFO (Integrated Fan Out) позволяет микросхемам «разветвлять» дополнительные соединения за пределы стандартного плана корпуса SoC. Это означает, что, хотя область логики микросхемы может быть небольшой, микросхема сделана больше, чем логика, для размещения всех необходимых выводных соединений. TSMC предлагает InFO в течение нескольких лет, однако теперь в рамках 3DFabric он будет предлагать различные типы InFO, связанные с возможностью подключения внутри пакета.

InFO-R (также известный как InFO_oS) позволяет добавить слой перераспределения между кристаллом и микровыступами, чтобы объединить несколько кристаллов в один корпус. Это еще один метод, в котором ограничивающим фактором являются размеры x / y технологии, измеренные в размерах сетки. В настоящее время TSMC поддерживает InFO-R с прицельной сеткой 1,5x с 2018 года и перейдет на сетку 1,7x в 4 квартале 2020 года с сеткой 2,5x к 1 кварталу 2021 года.

3DFabric: основа для дорожной карты TSMC 2.5D и 3D Stacking

InFO-L похож на CoWoS-L в том, что он использует локализованное кремниевое соединение для соединения нескольких кристаллов InFO вместе. Эта технология все еще находится в стадии разработки, и ожидается, что квалификация будет завершена в первом квартале 2021 года.

3DFabric: основа для дорожной карты TSMC 2.5D и 3D Stacking

Технологии упаковки TMSC также могут быть объединены в одном продукте. Реализуя как интерфейсную (SoIC), так и внутреннюю (InFO) упаковку, можно создавать новые классы продуктов. Компания выпустила один такой макет:

3DFabric: основа для дорожной карты TSMC 2.5D и 3D Stacking

На первый взгляд, TSMC собирается предложить своим клиентам больше вариантов упаковки в ближайшие годы. Основным конкурентом в этом вопросе, похоже, является Intel, которая смогла реализовать свои технологии EMIB и Foveros в нескольких текущих продуктах и ​​некоторых продуктах, которые будут выпущены. TSMC будет иметь преимущество работать с большим количеством проектов и заказчиков, чтобы помочь в предоставлении этих технологий, с которыми Intel может столкнуться с трудностями. Я передам это Intel, ведь маркетинг ее технологий запомнить намного легче. В тот момент, когда кто-то произносит EMIB или Foveros, я точно понимаю, о чем они говорят – с TSMC простое слово «3DFabric» может означать много вещей, SoIC довольно ясен, но тогда различие между CoWoS-S и CoWoS-L просто не скатывается с языка так легко и требует еще одного мысленного шага, чтобы установить связь.

Связанное чтение

  • TSMC: Технологический процесс N7 + EUV в больших объемах, 6 нм (N6) Скоро появится
  • TSMC: прогресс в разработке 3-нм EUV идет хорошо, первые клиенты привлекаются
  • 5-нм EUV от TSMC прогрессирует: PDK, DRM, инструменты EDA, поддержка сторонних IP
  • Первый инструмент многолучевого контроля ASML для 5 нм
  • TSMC ожидает, что 5 нм составят 11% производства пластин в 2020 г. (менее 16 нм)
  • «Лучшая доходность на 5 нм, чем на 7 нм»: обновленная информация TSMC о дефектах для N5
  • TSMC подробно описывает 3-нм техпроцесс: масштабирование полного узла для серийного производства за 2П22
  • TSMC подтверждает прекращение поставок Huawei в сентябре